Sistemi elettronici riconfigurabili per reti wireless 802.11

Progetto: Research project

Dettagli progetto

Description

La ricerca continua lo studio e l’implementazione dei sistemi di trasmissione wireless 2.4GHz al fine di migliorarne le prestazioni in termini di throughput e di qualità della trasmissione. Si continueranno glie sperimenti di misura del traffico in presenza ed in assenza di errori presenti in pacchetti di tipo 802.11b con controllo di ridondanza ciclico.
Tale attività di ricerca è resa possibile grazie all'uso della piattaforma hardware riconfigurabile basata su FPGA della serie Virtex (Xilinx) opportunamente configurata.
Lo studio svilupperà l’integrazione di un dispositivo in banda base da interfacciare con il MAC anch'esso riconfigurabile. Tale dispositivo cercherà inoltre di esplorare ulteriori tecniche di modulazione (quali lo ZigBee) nell’intorno della banda di frequenze a 2.4GHz oggi di crescente interesse.

Layman's description

Gli obiettivi della ricerca sono essenzialmente due che hanno dei percorsi inizialmente distinti per trovare in una fase successiva un momento di sintesi.
Il primo obiettivo è il refinement del System-on-Chip (SoC), implementato su FPGA (di tipo Virtex II della Xilinx) durante il primo anno, per ciò che riguarda la parte bassa del sistema di trasmissione wireless 802.11.
I test di validazione mostreranno come il sistema messo a punto sia in grado di effettuare la cattura selettiva di frames con caratteristiche predeterminate; ciò alfine di procedere ad un'analisi rigorosa delle prestazioni della trasmissione stessa in dipendenza del tipo di pacchetti in transito. Da ciò si desumeranno i valori dei parametri di configurazione sia hardware che software che il SoC dovrà avere alfine di definire le Categorie di Accesso (AC) tipiche dei sistemi di trasmissione che supportano QoS.
L'altro percorso di ricerca proporrà invece la realizzazione, sempre su FPGA (ma di tipo Spartan III), di un BBP (BaseBand Processor) che si appoggia sostanzialmente su un transceiver hardware di tipo ZeroIF che esegue cioè la conversione diretta del segnale a radiofrequenza centrato su 2.4GHz in un segnale in banda base.
In fase di ricezione, ad esempio, saranno disponibili all'uscita dal transceiver due segnali analogici, uno in fase e l'altro in quadratura, sfasato cioè di 90 gradi rispetto al primo. Tali segnali, contenenti i simboli relativi al dato trasmesso, saranno convertiti digitalmente e dati all'ingresso di un blocco progettato ed implementato su FPGA tramite l'uso del linguaggio di descrizione VHDL.
StatoAttivo
Data di inizio/fine effettiva1/1/05 → …

Fingerprint

Esplora i temi di ricerca toccati da questo progetto. Queste etichette sono generate sulla base dei riconoscimenti/sovvenzioni sottostanti. Insieme formano una fingerprint unica.